剛?cè)胧至薙ONY Xperia Z5 Premium，其CPU采用了爭(zhēng)（fa）議（re）較大的驍龍（Snapdragon ）810，那就借此機(jī)會(huì)談?wù)勱P(guān)于桌面CPU和移動(dòng)CPU的一些東西吧。從小就比較喜歡數(shù)碼比較多，買了很多這方面的書和雜志，但是對(duì)于絕大多數(shù)數(shù)碼設(shè)備的核心CPU詳細(xì)的一些技術(shù)參數(shù)也只是淺嘗輒止未嘗深究。上大學(xué)以后，關(guān)注數(shù)碼動(dòng)態(tài)不多了，反而更加想去了解之前不怎么探究的微觀參數(shù)了。好吧，我也不是科班出身，只是憑著愛好不斷地追尋和了解，所以下文只是個(gè)人的一些看法與總結(jié)，多多交流多多批評(píng)！

　　忽然覺得自己這點(diǎn)知識(shí)儲(chǔ)備居然要論述這么大的一個(gè)問題，還是有點(diǎn)頭痛啊。我們電力系統(tǒng)分析老師在課上有句話我感覺說的特別好，「你要給別人一滴水，首先你要有一桶水」。那么在下面我主要是以學(xué)習(xí)筆記的形式來(lái)展現(xiàn)吧，希望能和大家共同探討，共同提高！發(fā)現(xiàn)錯(cuò)誤請(qǐng)一定要指出！

　　一 CPU的架構(gòu)

　　1.1什么是CPU的架構(gòu)（Microarchitecture）？

　　1.1.1 微架構(gòu)

　　80286的架構(gòu)

　　CPU的設(shè)計(jì)是一個(gè)系統(tǒng)工程，通常可以分為微結(jié)構(gòu)（學(xué)術(shù)界喜歡把micro-architecture翻譯成“微結(jié)構(gòu)”，傳媒上多見“微架構(gòu)”）、電路，器件，工藝這幾大層面，每個(gè)層面內(nèi)部都有很多細(xì)分方向，每個(gè)方向都有專家去研究，都有專門的工程團(tuán)隊(duì)在做?？匆幌耊ikipedia對(duì)微架構(gòu)的定義

　　在今日，管線資料路徑是微架構(gòu)中最常被使用的資料路徑。這種作法也被普遍的用于微處理器，微控制器，以及數(shù)位訊號(hào)處理器。管線化的結(jié)構(gòu)允許多個(gè)指令在同一時(shí)間執(zhí)行，不同的指令在微架構(gòu)不同的位置執(zhí)行。管線分有好幾個(gè)不同的階段（stage），這些階段是微架構(gòu)的基礎(chǔ)。這些階段包含擷取指令，指令解碼，執(zhí)行指令，以及將資料寫回。一些結(jié)構(gòu)還包含其他階段，像是對(duì)記憶體做存取的動(dòng)作。管線是微架構(gòu)其中一項(xiàng)主要的工作。執(zhí)行單元也是微架構(gòu)的基本元件。執(zhí)行單元包含算術(shù)邏輯單元（ALU），浮點(diǎn)運(yùn)算器（FPU），load/store單元，分支預(yù)測(cè)，以及SIMD。這些單元在處理器內(nèi)進(jìn)行計(jì)算。執(zhí)行單元的數(shù)量，他們的latency（記憶體存取資料的時(shí)間）及throughput（將資料存到或是讀取出記憶體的速度）影響微架構(gòu)的效能。

　　有點(diǎn)不知所以對(duì)吧，那就用相對(duì)通俗的語(yǔ)言來(lái)介紹一下：CPU的架構(gòu)就是指「接受和處理信號(hào)的方式」，也就是說，CPU就是一個(gè)工廠，不斷的接受到信號(hào)，并且處理（運(yùn)算）這些信號(hào)，架構(gòu)就是在工廠里如何布置那些機(jī)器，讓機(jī)器快速的能夠進(jìn)行以上的那些工序。

　　CPU的基本組成單元即為核心（core），而核心的實(shí)現(xiàn)方式即被稱為微架構(gòu)。微架構(gòu)的設(shè)計(jì)影響核心可以達(dá)到的最高頻率、核心在一定頻率下能執(zhí)行的運(yùn)算量、一定工藝水平下核心的能耗水平等等。

　　1.1.2 微架構(gòu)的發(fā)展歷程

　　推動(dòng)計(jì)算機(jī)性能提升的一個(gè)車輪是半導(dǎo)體的微型化，另一個(gè)車輪就是微架構(gòu)的改進(jìn)，使得單位時(shí)間內(nèi)可執(zhí)行的指令更多。

　　1.1.2.1 微架構(gòu)的發(fā)展之路

　　微架構(gòu)的發(fā)展歷史就是縮短程序運(yùn)行時(shí)間的奮斗史。下面我們來(lái)走馬觀花的看看現(xiàn)代處理器是用的這些主要技術(shù)的發(fā)展史。

　　流水線處理

　　運(yùn)算器高速化

　　RISC和CISC

　　超標(biāo)量執(zhí)行

　　亂序執(zhí)行

　　分之預(yù)測(cè)

　　緩存

　　多核

　　「流水線處理」就是用流水線方式執(zhí)行指令，以提高指令的處理速度。計(jì)算機(jī)是進(jìn)行計(jì)算的機(jī)器，擁有各種運(yùn)算的單元，讓這些運(yùn)算能告訴執(zhí)行非常重要。

　　x86等CISC（Complex Instruction Set Computer，復(fù)雜指令計(jì)算機(jī)）處理器的指令很復(fù)雜，很難采用流水線處理。而RISC（Reduced Instruction Set Computer，精簡(jiǎn)指令集計(jì)算機(jī)）是容易進(jìn)行流水線處理的簡(jiǎn)單指令架構(gòu)，以在小型硬件上高速運(yùn)行為目標(biāo)?？梢哉J(rèn)為，RISC是為了實(shí)現(xiàn)比CISC更優(yōu)秀的微架構(gòu)而重新設(shè)計(jì)的指令架構(gòu)。

　　將流水線處理進(jìn)一步發(fā)展，設(shè)置多條流水線，并行處理多條指令，這就是「超標(biāo)量執(zhí)行」。但是，如果嚇一跳指令會(huì)用到當(dāng)前指令的計(jì)算結(jié)果，這兩條結(jié)果就無(wú)法并行執(zhí)行。因此，要改變程序中的指令順序，先執(zhí)行能執(zhí)行的指令，從而提高處理速度，這就是「亂序執(zhí)行」。此外，遇到條件分支時(shí)，盡管不知道接下來(lái)要執(zhí)行哪條指令，但可以進(jìn)行預(yù)測(cè)，以提高執(zhí)行速度，這就是「分支預(yù)測(cè)」。

　　半導(dǎo)體的微型化（下一篇會(huì)介紹到）帶來(lái)了處理器的高速化，但是DRAM內(nèi)存的主要開發(fā)經(jīng)歷放在了如何增大內(nèi)存容量上，速度提高比較緩慢。因此，處理器訪問內(nèi)存就要花費(fèi)很長(zhǎng)時(shí)間，導(dǎo)致整體性能無(wú)法提高。而在處理器中設(shè)置小容量、高速度的存儲(chǔ)器，就能解決內(nèi)存訪問時(shí)間過場(chǎng)的問題，這就是「高速緩存」技術(shù)。

　　像這樣，人們實(shí)現(xiàn)了眾多處理器高速化技術(shù)，但實(shí)現(xiàn)這些機(jī)制需要大量的晶體管，耗電量也相應(yīng)增大。為此，與其在每個(gè)處理器中嵌入越來(lái)越多的晶體管提升性能，還不如制作多個(gè)適當(dāng)大小的處理器，這樣同樣的耗電量能夠獲得更高的性能，這就是這幾年來(lái)流行的「多核心」技術(shù)。

　　1.1.2.2 指令架構(gòu)

　　指令架構(gòu)規(guī)定了處理器執(zhí)行指令的方式及執(zhí)行結(jié)果的樣子等「處理器的行為」。指令架構(gòu)只規(guī)定了處理器執(zhí)行什么指令、執(zhí)行結(jié)果如何，但沒有規(guī)定處理器內(nèi)部的實(shí)現(xiàn)方式。相對(duì)于指令架構(gòu)的，具體的內(nèi)部硬件結(jié)構(gòu)就是我們上面說的微架構(gòu)啦。

　　在程序運(yùn)行方面，相同指令架構(gòu)下可以運(yùn)行相同的軟件，而不同的微架構(gòu)表現(xiàn)的性能會(huì)不同。

　　最早的電子計(jì)算機(jī)的速度大大超過機(jī)械式計(jì)算機(jī)，但是人們注意到，計(jì)算變快、處理時(shí)間縮短之后，人們?cè)诟鼡Q程序或鍵盤輸入時(shí)，計(jì)算機(jī)就無(wú)所事事了，十分浪費(fèi)。因此，人們把程序像數(shù)據(jù)那樣加載到內(nèi)存中運(yùn)行。進(jìn)一步，為了讓同一程序能在其他計(jì)算機(jī)上運(yùn)行，人們?cè)O(shè)計(jì)了虛擬內(nèi)存，能讓需要大量?jī)?nèi)存的程序的運(yùn)行不受物理內(nèi)存容量限制；確立了程序和硬件之間的接口——指令架構(gòu)。

　　所以說，生產(chǎn)CPU的廠家不斷的優(yōu)化微架構(gòu)，想不斷的提高運(yùn)行的效率，也就是說指令容易快速地在管線內(nèi)被擷取，解碼與執(zhí)行，由于指令頻繁的被使用，快取便被頻繁的使用，這樣就使記憶體存取的時(shí)間降低。當(dāng)然，架構(gòu)的升級(jí)不一定就是完全是好的，比如今年高通公司采用了ARM公司的big.LITTLE架構(gòu)，并且用在了其拳頭產(chǎn)品驍龍810上，可是……

　　我們知道，在最新一級(jí)旗艦產(chǎn)品驍龍820已經(jīng)放棄了 ARM 的官方架構(gòu)，轉(zhuǎn)而去重新自主設(shè)計(jì)架構(gòu)。（坑爹的big.LITTLE）

　　不過在桌面端，Intel公司有一個(gè)著名的戰(zhàn)略叫做Tick-Tock，也就是分別在奇數(shù)年和偶數(shù)年來(lái)更新架構(gòu)和工藝（制程），自從實(shí)行這個(gè)戰(zhàn)略以后，把老對(duì)手AMD甩出好幾條街，AMD也在自暴自棄，在農(nóng)企的路上越走越遠(yuǎn)……

　　驍龍 820 集成新型 64 位定架構(gòu)制 Kryo 。借助完全定制自主設(shè)計(jì)的 CPU，我們能夠更好地實(shí)施并優(yōu)化異構(gòu)計(jì)算架構(gòu) —— Qualcomm 中國(guó)

　　如果挑選一款CPU的話，一定要看看他的架構(gòu)，一般來(lái)說，架構(gòu)越新相對(duì)來(lái)說是越好！

　　1.2 移動(dòng)端的架構(gòu)？

　　我們本可以大聲的喊出答案：ARM架構(gòu)！

　　但是，最近幾年強(qiáng)大的高通已經(jīng)不滿足與ARM的公版架構(gòu)，轉(zhuǎn)而自行設(shè)計(jì)微架構(gòu)，同時(shí)，三星也傳出消息要設(shè)計(jì)自己的架構(gòu)，有趣的是，高通公司的架構(gòu)名稱為環(huán)蛇，在Exynos7420上大獲成功的三星針鋒相對(duì)，將下一代自行設(shè)計(jì)的微架構(gòu)叫做貓鼬（Mongoose）（環(huán)蛇的天敵）?？吹贸鰜?lái)，三星在2015年將高通驍龍系列按在地上摩擦以后，腰桿變硬許多，胸前的紅領(lǐng)巾更加鮮艷了……

　　貓鼬

　　不過現(xiàn)在大多數(shù)廠商的處理器芯片還是用著ARM架構(gòu)的CPU，三星、TI、高通、Nvidia等等。也就是說微架構(gòu)的研發(fā)也是IT產(chǎn)業(yè)技術(shù)含量最高的領(lǐng)域之一。

　　話又說回來(lái)，即便是有些公司采用了自己的微架構(gòu)，但是在根本上，還是采用了ARM的架構(gòu)。為什么這么說呢？

　　可能說到這，還沒有對(duì)ARM進(jìn)行介紹，也許有些對(duì)數(shù)碼不太感冒的同學(xué)已經(jīng)迷茫了，別急，現(xiàn)在就來(lái)引入和介紹ARM公司與ARM架構(gòu)。ARM有好幾個(gè)概念，分別是：

　　ARM公司

　　ARM是全球領(lǐng)先的半導(dǎo)體知識(shí)產(chǎn)權(quán) （IP） 提供商。全世界超過95%的智能手機(jī)和平板電腦都采用ARM架構(gòu)。ARM設(shè)計(jì)了大量高性價(jià)比、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM公司并不像INTEL那樣直接將芯片賣給消費(fèi)者，ARM公司既不生產(chǎn)芯片也不銷售芯片，它只出售芯片技術(shù)授權(quán)：比如我們買了一款三星手機(jī)，他采用了三星自己開發(fā)的一個(gè)手機(jī)芯片，這個(gè)芯片內(nèi)部包括了幾個(gè)部分組成，比如一個(gè)負(fù)責(zé)數(shù)據(jù)處理的“CPU”，一個(gè)負(fù)責(zé)圖形處的“GPU”等，那么，這個(gè)負(fù)責(zé)數(shù)據(jù)處理運(yùn)算的“CPU”，正是來(lái)自ARM公司設(shè)計(jì)。

　　ARM架構(gòu)

　　過去稱作進(jìn)階精簡(jiǎn)指令集機(jī)器（Advanced RISC Machine，更早稱作：Acorn RISC Machine），是一個(gè)32位精簡(jiǎn)指令集（RISC）處理器架構(gòu)，其廣泛地使用在許多嵌入式系統(tǒng)設(shè)計(jì)。由于節(jié)能的特點(diǎn)，ARM處理器非常適用于移動(dòng)通訊領(lǐng)域，符合其主要設(shè)計(jì)目標(biāo)為低耗電的特性。

　　ARM微架構(gòu)

　　ARM公司研發(fā)的Cortex系列是現(xiàn)在大部分芯片所采用的微架構(gòu)。

　　ARM體系

　　我更喜歡叫它指令集架構(gòu)，目前典型的有ARMv5 ARMv6 ARMv7以及最新的64位ARM指令集ARMv8等等，這個(gè)類似于臺(tái)式機(jī)上的IA32、IA64，他是一個(gè)指令集，僅僅定義了機(jī)器指令，寄存器結(jié)構(gòu)等等軟件開發(fā)者可以看到的最底層的東西，是軟硬件的接口。

　　注意微架構(gòu)與指令集是兩個(gè)概念：指令集是CPU選擇的語(yǔ)言，而微架構(gòu)是具體的實(shí)現(xiàn)。

　　補(bǔ)充關(guān)于指令集的知識(shí)：

　　CPU執(zhí)行計(jì)算任務(wù)時(shí)都需要遵從一定的規(guī)范，程序在被執(zhí)行前都需要先翻譯為CPU可以理解的語(yǔ)言。這種規(guī)范或語(yǔ)言就是指令集（ISA，Instruction Set Architecture）。程序被按照某種指令集的規(guī)范翻譯為CPU可識(shí)別的底層代碼的過程叫做編譯（compile）。x86、ARM v8、MIPS都是指令集的代號(hào)。指令集可以被擴(kuò)展，如x86增加64位支持就有了x86-64。廠商開發(fā)兼容某種指令集的CPU需要指令集專利持有者授權(quán)，典型例子如Intel授權(quán)AMD，使后者可以開發(fā)兼容x86指令集的CPU。

　　Cortex

　　目前市場(chǎng)上很多的CPU，比如水果6s上逆天的A9，三星s6e+上的Exynos 7420（big.LITTLE架構(gòu)CortexA57+CortexA53），都是廠商兼容ARM指令集而自主研發(fā)的微架構(gòu)，都可以成為是廠商自己研發(fā)的CPU。而相對(duì)于有些芯片廠商僅僅是在ARM購(gòu)買微架構(gòu)來(lái)組裝芯片就不能被稱作CPU研發(fā)企業(yè)的，比如之前的榮耀上的Kirin920、MX4Pro上的Exynos 5430等等。當(dāng)然，在上面那個(gè)圖里也可見看到有為嵌入式設(shè)備設(shè)計(jì)的的Cortex-Mx系列，之前曾經(jīng)用過的MK60就是基于Cortex-M0架構(gòu)的一款CPU，繼而封裝成了一片MCU。

　　1.3 栗子與展望2016

　　Vista

　　在2015年，移動(dòng)端CPU是不同尋常的一年。三星在高通的屋檐下待了N多年，今年終于憑借使用7420的s6和s6e打了一個(gè)翻身仗（功勞主要在下面要談到的工藝上，當(dāng)然和微架構(gòu)也不無(wú)關(guān)系），在2015Q3智能手機(jī)出貨量來(lái)看，三星名列第一，并且出貨量和市場(chǎng)占有率已經(jīng)接近蘋果iPhone的兩倍。2016年三星的智能手機(jī)采用自主微架構(gòu)（貓鼬）的64位芯片Exynos8890，性能及市場(chǎng)表現(xiàn)值得我們期待。

　　2015Q3

　　而在2015年，三星在處理器端的老大哥 高通 的日子真的不好過，由于驍龍810散熱問題芯片賣不出去，還要面對(duì)驍龍810手機(jī)表現(xiàn)甚至不如去年的驍龍801和驍龍805手機(jī)的事實(shí)，又被中國(guó)政府找了麻煩交了罰款。所以2016年，習(xí)慣了作為智能手機(jī)市場(chǎng)執(zhí)牛耳者的高通，必然會(huì)做出大動(dòng)作，當(dāng)然我們也已經(jīng)知道了，驍龍820已經(jīng)放棄了 ARM 的官方架構(gòu)，轉(zhuǎn)而去重新自主設(shè)計(jì)架構(gòu)Kyro。希望高通能通過驍龍820橫掃810帶來(lái)的陰霾，打一個(gè)漂亮的翻身仗吧，并且能給這個(gè)疲軟的市場(chǎng)一劑強(qiáng)心針。

　　Kryo

　　那么不禁就要問一問，到底是什么坑了高通的，讓我們來(lái)舉個(gè)栗子吧。

　　關(guān)于big.LITTLE

　　big.LITTLE架構(gòu)

　　Mr Big先生主要處理具有挑戰(zhàn)性的重任，Little小姐則負(fù)責(zé)小任務(wù)。我們這樣比喻，在大掃除的時(shí)候，男同學(xué)負(fù)責(zé)提水、抬桌子抬椅子，女同學(xué)負(fù)責(zé)掃地擦黑板。當(dāng)手機(jī)不需要工作時(shí)，Big核心和LITTLE核心都可以停下來(lái)休息。

　　基于big.LITTLE技術(shù)的八核處理器，并沒有將傳統(tǒng)內(nèi)核放在單一的處理器上，而是一分為二，其中一個(gè)使用了4個(gè)“小核心”，另一個(gè)則使用了4個(gè)“大核心”，這兩個(gè)“核心”都有著自己獨(dú)立的速度和性能。通過兩大核心自主運(yùn)行，搭載Big.little技術(shù)的處理器比之前的手機(jī)CPU更加高效，畢竟后者只有一個(gè)或者兩個(gè)內(nèi)核。

　　當(dāng)需要用智能手機(jī)打開一個(gè)網(wǎng)頁(yè)時(shí)，手機(jī)就可以用一個(gè)大的內(nèi)核來(lái)處理該任務(wù)，而小的內(nèi)核則同時(shí)處理其他小任務(wù)，比如查看電子郵件、撥打電話等。

　　ARM解釋道，big.LITTLE是一種節(jié)能省耗技術(shù)，最高性能的ARM CPU核心與最高效的ARM CPU核心相結(jié)合，可以以更低的功耗提供最好的工作性能，最快的處理任務(wù)速度。

　　設(shè)想是美好的，可是……A53 的 TDP （設(shè)計(jì)熱功耗）要比 A57 低數(shù)倍不止，甚至在低頻模式下 A57 的功耗也要比 A53 高，這本來(lái)是個(gè)合作共贏的好事，不過高通給出的原因是由于采用的ARM Cortex A57核心架構(gòu)出現(xiàn)了發(fā)熱問題，這就造成了一個(gè)怪現(xiàn)象 A53 性能不夠，而 A57 又太費(fèi)電溫度太高。當(dāng)然不是沒有解決辦法，對(duì)于 A57 這個(gè)耗電大戶ARM官方的建議是使用 big.LITTLE 大小核切換技術(shù)還有更低功耗的 FinFET 晶體管制程。

　　「可是，可是，你看看人家三星同樣采用這套64位核心架構(gòu)的Exynos 7420性能卻相對(duì)穩(wěn)定呀！其中最重要的原因就是三星采用了自家最新的14nm工藝，而高通采用的而是20nm工藝（下面馬上就要講到工藝?yán)玻。！?/p>

　　那么問題就來(lái)了，且不說 FinFET 根本上就沒幾個(gè)廠家用上，就 big.LITTLE 這個(gè)技術(shù)也有不小的問題。在切換大小核的時(shí)候甚至?xí)霈F(xiàn)毫秒級(jí)的延遲，這對(duì)手機(jī)的體驗(yàn)甚至是致命的。

　　不過就算是現(xiàn)在公認(rèn)的最好采用 big.LITTLE 的 Exynos 7420 也沒有解決切換延遲問題，與驍龍801對(duì)比切換軟件明顯會(huì)有卡頓，而且四個(gè) A57 同時(shí)工作的時(shí)候溫度很嚇人，驍龍810就是最大的受害者，一旦溫度上去就要降頻這就造成了驍龍810的性能嚴(yán)重下降。

　　這不就印證了前面我們?cè)?jīng)談到的觀點(diǎn)嗎？「一般來(lái)說，架構(gòu)越新相對(duì)來(lái)說是越好」。不過在2015年來(lái)看，ARM給出的這次公版架構(gòu)，可是把高通搞得有點(diǎn)暈頭轉(zhuǎn)向。

　　所以我現(xiàn)在手頭上用的Z5P，用著驍龍810，索尼也是拿出了黑科技來(lái)鎮(zhèn)壓。在驅(qū)動(dòng)之家的Z5P評(píng)測(cè)上的標(biāo)題是「鎮(zhèn)壓驍龍810 索尼Z5用上了雙熱管+硅脂」……

　　Z5P的雙熱管 - 1

　　Z5P的雙熱管 - 2

　　1.4 當(dāng)下的手機(jī)市場(chǎng)與總結(jié)

　　Cortex A57性能固然強(qiáng)悍，可是高通卻沒有駕馭得了。在各個(gè)手機(jī)廠商搭載了這顆CPU的旗艦手機(jī)一個(gè)個(gè)相繼淪為暖手寶的時(shí)候，高通只能無(wú)奈的推出了驍龍808，也就是減少了兩個(gè)Cortex A57大核心采用6核方案緩解發(fā)熱問題。而在三星和高通的巔峰對(duì)決之外，MTK很聰明的用了8個(gè)Cortex-A53小核心推出自己的旗艦Helio X10繼續(xù)鞏固著自己的中低端市場(chǎng)份額，讓驍龍615銷量慘淡。Helio X10的穩(wěn)定性好，性能夠用，這也是很多國(guó)內(nèi)千元機(jī)市場(chǎng)的首選CPU。

　　說到這，大家應(yīng)該能夠感覺得到工藝和架構(gòu)對(duì)于cpu的影響不亞于核心數(shù)和頻率了。再舉個(gè)栗子吧，如今主流手機(jī)CPU都是六核，八核，聯(lián)發(fā)科甚至開始研發(fā)十核了，為什么性能和桌面端CPU還是有一定的差距呢？沒錯(cuò)，指令集不一樣，核心架構(gòu)不一樣是最根本的原因。復(fù)雜指令系統(tǒng)（CISC）和X86、X64的微架構(gòu)與手機(jī)完全不同。手機(jī)多核其實(shí)應(yīng)該叫多CPU，將多個(gè)CPU芯片封裝起來(lái)處理不同的事情，就是大家所說的膠水核心，也就是被強(qiáng)行粘在一起的意思。在待機(jī)或者空閑的時(shí)候，八核的手機(jī)也只能用到一至兩個(gè)核心。而電腦則不同，桌面端的多核處理器是指在一個(gè)處理器上集成了多個(gè)運(yùn)算核心，通過相互配合、相互協(xié)作可以處理同一件事情，是多個(gè)并行的個(gè)體封裝在了一起。用一句話概括，就是并行處理，雙核就是單車道變多車道。這不是說優(yōu)劣的問題，而是定位的不一樣。手機(jī)CPU要功耗低、廉價(jià)。所以采用ARM架構(gòu)的CPU，運(yùn)算能力大大低于電腦CPU的運(yùn)算能力，同等頻率CPU浮點(diǎn)運(yùn)算能力相差在幾千到上萬(wàn)倍。

　　同時(shí)，還要強(qiáng)調(diào)一點(diǎn)，就是現(xiàn)在不能僅僅只看重手機(jī)CPU性能，更要看重手機(jī)的SoC，CPU、GPU、基帶、DSP等等都很重要，在這方面來(lái)說，三星已經(jīng)逐步追趕上高通了。

　　上面介紹了關(guān)于CPU性能兩個(gè)重要指標(biāo)之一的架構(gòu)，過了這么久，也應(yīng)該把第二篇，關(guān)于CPU的工藝（制程）的相關(guān)內(nèi)容補(bǔ)全，兩篇結(jié)合起來(lái)作為一篇「科普文」來(lái)供大家一起探討。

　　其實(shí)在書寫這篇之前沒有什么思路，因?yàn)椤腹に嚒惯@部分的專業(yè)性較強(qiáng)，應(yīng)該屬于電子信息類的范疇，比如有個(gè)高大上的專業(yè)叫做「微電子學(xué)與固體電子學(xué)」就是專門研究VLSI（Very Large Scale Integration）的。我所學(xué)專業(yè)為電氣信息類（電氣工程及其自動(dòng)化），更偏強(qiáng)電一些，只接觸一些必備的電子技術(shù)基礎(chǔ)（模擬部分與數(shù)字部分，當(dāng)然只是很淺顯的進(jìn)行了學(xué)習(xí)）。說來(lái)也巧，寒假時(shí)候買了一本書《電的旅程》，這本書詳細(xì)的介紹了電子、電力的發(fā)展過程，也給我一些啟發(fā)，看完這本書，對(duì)人類駕馭電子的歷史過程有了初步的認(rèn)識(shí)。那好，不如趁熱打鐵，多看幾本關(guān)于處理器書來(lái)完整知識(shí)；不如現(xiàn)學(xué)現(xiàn)賣，再以學(xué)習(xí)筆記的形式記下所學(xué)所想。

　　二、CPU的工藝

　　首先開宗明義：無(wú)論是CPU還是GPU或是其他芯片，更優(yōu)秀的工藝都是性能提高的重要條件。當(dāng)一個(gè)芯片能借助新工藝容納更多的晶體管時(shí)，就能實(shí)現(xiàn)更多的功能和更強(qiáng)大的性能，同時(shí)也會(huì)有更低的功耗與發(fā)熱量?；貞浬掀獌?nèi)容對(duì)于架構(gòu)的知識(shí)，可以發(fā)現(xiàn)無(wú)論架構(gòu)設(shè)計(jì)的再合理，缺少優(yōu)秀工藝都難以發(fā)揮芯片的應(yīng)有性能。反之，優(yōu)秀的工藝卻能在很多時(shí)候彌補(bǔ)芯片設(shè)計(jì)上的不足。

　　2.1 0與1

　　我們知道，計(jì)算機(jī)特別笨，它只認(rèn)識(shí)數(shù)字0和1，即我們所說的二進(jìn)制：

　　電子線路的電平是高狀態(tài)時(shí)表示 1

　　電子線路的電平是低時(shí)狀態(tài)表示 0

　　那我們?cè)陔娐分幸埠芊奖惚硎?，如果電路?dǎo)通便稱之為1，電路斷開就為0。這些0和1不斷的組合，就成為了機(jī)器語(yǔ)言。而計(jì)算機(jī)進(jìn)行運(yùn)算，需要N多個(gè)開關(guān)組合起來(lái)，經(jīng)過組合排列形成邏輯電路，這個(gè)邏輯電路越復(fù)雜，基本的線路越多，它可以實(shí)現(xiàn)的功能就越強(qiáng)大。因此，雖然計(jì)算機(jī)特別笨，只認(rèn)識(shí)「0」與「1」，但是經(jīng)過硬件上的排列和軟件上的設(shè)計(jì)，它就卻可以實(shí)現(xiàn)對(duì)人類來(lái)說很多繁重的計(jì)算任務(wù)了。

　　了解了基本原理，那如何在電路上實(shí)現(xiàn)開關(guān)功能呢？我們先從熟知的ENIAC說起。

　　2.1.1 ENIAC

　　ENIAC

　　ENIAC的全稱是Electronic Numerical Integrator And Calculator，即電子數(shù)字積分計(jì)算機(jī)，我們經(jīng)常在IT基礎(chǔ)課上聽到他的名字，畢竟是世界上的第一臺(tái)計(jì)算機(jī)嘛。他體積不小，僅僅用了17468枚真空三極管，500多萬(wàn)個(gè)焊點(diǎn)，重30噸，耗電量160kW，它在當(dāng)時(shí)的計(jì)算能力也是令人咋舌，每秒可以進(jìn)行500次計(jì)算！不過在現(xiàn)在的人看來(lái)，他的計(jì)算能力甚至不值一提，因?yàn)楝F(xiàn)在一臺(tái)平常家用計(jì)算機(jī)中的微處理器性能就能達(dá)到每秒100多億次運(yùn)算，但是耗電量平均只有300W不到！也就是說，計(jì)算性能提升了200萬(wàn)倍，耗電量下降到了1/500！

　　從最初的電子計(jì)算機(jī)到現(xiàn)在僅僅用了60年的時(shí)間，到底是是什么讓性能的提升如此顯著？功勞最大的當(dāng)然要數(shù)從真空管到晶體管再到VLSI的電路技術(shù)的進(jìn)步，下面我們就要介紹，這令人驚嘆的電子時(shí)代！

　　2.1.2 駕馭電子：從真空電子到固態(tài)電子再到……

　　CPU的發(fā)展經(jīng)歷了真空管、晶體管、IC和LSI（Large Scale Integration）、VLSI幾個(gè)時(shí)代?？傮w來(lái)說，CPU性能的不斷提升得益于人類對(duì)于駕馭電子能力的不斷進(jìn)步，也是人類對(duì)材料科學(xué)、半導(dǎo)體技術(shù)方面研究越來(lái)越深入的實(shí)際表現(xiàn)。

　　第一代：真空管（1957年以前）

　　德福雷斯特與真空三極管

　　時(shí)間回溯到20世紀(jì)初，弗萊明發(fā)明了二極管。沒過幾年，德福雷斯特在對(duì)二極管的研究基礎(chǔ)上，發(fā)明了真空三極管。真空三極管（triode）擁有用電子訊號(hào)控制“開關(guān)”的性能，極適合用于高速執(zhí)行數(shù)字型的邏輯及算數(shù)運(yùn)算，我們可以用真空三極管來(lái)控制電路的導(dǎo)通與斷開，繼而形成邏輯電路。具備了理論基礎(chǔ)和物質(zhì)基礎(chǔ)，ENIAC的誕生也就是順理成章的啦。

　　真空管是個(gè)抽成真空的玻璃管，陰極產(chǎn)生電子飛向施加了高電壓的陽(yáng)極，并利用陰極和陽(yáng)極之間設(shè)置的細(xì)網(wǎng)格狀電極控制電子的流量。電子管的開閉切換速度為微秒級(jí)。但是，真空管的陽(yáng)極需要施加數(shù)百伏的高電壓，因此耗電量巨大，而且壽命也不是特別長(zhǎng)。不過在當(dāng)時(shí)，相較于之前的機(jī)械開關(guān)的什么巴比奇差分機(jī)，人們已經(jīng)對(duì)這個(gè)小東西構(gòu)成的計(jì)算機(jī)十分的「依賴」啦。

　　第二代：晶體管（1958 - 1963年）

　　第一個(gè)晶體管

　　隨著駕馭電子能力的進(jìn)一步增強(qiáng)，同時(shí)半導(dǎo)體技術(shù)也突飛猛進(jìn)，科學(xué)家終于可以在固態(tài)電子方面大施拳腳了。在極富盛名的貝爾實(shí)驗(yàn)室，三位偉大的科學(xué)家蕭克萊（William Shockley）、約翰·巴頓（John Bardeen）和沃特·布拉頓（Walter Brattain）在1947年發(fā)明了晶體管（Bipolar transistor）。相較于真空三極管，晶體管在體積、壽命、制作工藝上都有極大的優(yōu)勢(shì)。由晶體管構(gòu)成的計(jì)算機(jī)更小、更省電，同時(shí)運(yùn)算速度也大幅度的提高。并且因?yàn)榘雽?dǎo)體材料相較于氣體來(lái)說，科學(xué)家更容易控制。隨著科學(xué)家對(duì)半導(dǎo)體研究的進(jìn)一步深入，純度和工藝越來(lái)越好，晶體管的壽命與穩(wěn)定性也越來(lái)越受到一些芯片廠商的青睞。

　　第三代：集成電路（IC、LSI）（1964 - 1969年）

　　世界第一個(gè)集成電路

　　之前的電路還是分立元件構(gòu)成，也就是在PCB（印刷電路板）把三極管、二極管焊接起來(lái)構(gòu)成芯片。IC的發(fā)明卻依賴于來(lái)自中國(guó)的神秘力量，德州扒雞公司（大霧），其實(shí)是德州儀器（TI）公司的杰克·基爾比（Jack Kilby）啦，他在鍺半導(dǎo)體芯片上生成了三極管等多個(gè)元件，并在元件之間用細(xì)金屬連線連接，從而形成了集成電路。

　　優(yōu)勢(shì)是明顯的！之前由分立元件構(gòu)成的100cm²印刷電路板，在集成電路上只需要1mm²的芯片就可以實(shí)現(xiàn)相同的功能。至此，LSI將芯片技術(shù)領(lǐng)進(jìn)了一個(gè)新的時(shí)代，下面的VLSI與LSI的界限并沒有那么清晰，只是VLSI作為商家的噱頭來(lái)說，更加能吸引消費(fèi)者吧！

　　指尖上的IC

　　第四代：大規(guī)模集成電路（1970年以后）

　　固態(tài)電子的不斷發(fā)展，從晶體管的基礎(chǔ)上，人們又繼續(xù)研究出了FET（場(chǎng)效應(yīng)晶體管，F(xiàn)ield-Effect Transistor），與傳統(tǒng)的晶體管相比，控制方式由電流變成了電壓，在FET的柵極上加上合適的電壓，就可以控制電流。在FET中，一種叫做MOSFET（金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，Metal-Oxide-Semiconductor FET），MOSFET構(gòu)造簡(jiǎn)單，在一塊IC上的集成密度比三極管還要高，終于，經(jīng)過四代的發(fā)展，「舊時(shí)王謝堂前燕」的IC通過VLSI工藝，可以飛入尋常百姓家了！

　　Intel4004

　　1971年，Intel4004這個(gè)劃時(shí)代產(chǎn)品出現(xiàn)，它使用MOSFET集成電路技術(shù)，采用了10μm工藝，集成了2300個(gè)MOSFET，別看他這么小，和祖宗ENIAC的計(jì)算能力不相上下。25年，ENIAC從30噸越跑越小，最后搖身一變進(jìn)到3mm*4mm的硅芯片中，功率甚至只有不到1W！

　　2.1.3 兩個(gè)定律

　　2.1.3.1 摩爾定律（Moore‘s Law）

　　在越來(lái)越小的集成電路上放入越來(lái)越多晶體管是科學(xué)家們不斷追求的目標(biāo)，Intel的創(chuàng)始人之一戈登·摩爾（GordonMoore）在1965年提出一個(gè)理論：當(dāng)價(jià)格不變時(shí)，集成電路上可容納的晶體管數(shù)目，約每隔18個(gè)月便會(huì)增加一倍，性能也將提升一倍。換言之，每一美元所能買到的電腦性能，將每隔18個(gè)月翻兩倍以上。

　　摩爾定律 - 1

　　摩爾定律 - 2

　　如今摩爾定律已經(jīng)過去50年了，集成電路的發(fā)展準(zhǔn)確的沿著摩爾定律預(yù)測(cè)的那樣前進(jìn)，不過，在未來(lái)幾年，摩爾定律有要失效的趨勢(shì)，為什么呢？我們先看下面這個(gè)定律。

　　2.1.3.1 縮放定律（Dennard scaling）

　　1974年，IBM公司被譽(yù)為內(nèi)存之父的羅伯特·登納德（Robert Dennard）MOS晶體管的尺寸與運(yùn)行速度 耗電量之間的關(guān)系，結(jié)果發(fā)現(xiàn)，如果將尺寸和電源電壓減半，MOS晶體管的切換速度將提高兩倍，耗電量則降至1/4。我們同時(shí)也可以發(fā)現(xiàn)，如果將尺寸減半，可以將半導(dǎo)體芯片的面積減至1/4，或者在同樣的面積下制造4倍的晶體管。

　　2.1.4 一個(gè)問題

　　了解了摩爾定律以后，我們或許會(huì)想到，芯片在以后會(huì)不會(huì)尺寸無(wú)限小但性能卻可以趕超天河二號(hào)了呢？恐怕沒那么簡(jiǎn)單，我們看一個(gè)CMOS反相器。

　　CMOS電路

　　簡(jiǎn)單分析一下原理，CMOS反相器在靜止時(shí)不會(huì)產(chǎn)生電流耗費(fèi)能量，僅在切換狀態(tài)時(shí)就會(huì)有充放電電流，消耗能量為1/2CV²焦耳（C為寄生電容，V為核心電壓）。這些電能最后都成為了熱量需要散發(fā)出去，主頻越高，晶體管的數(shù)量越多，那么產(chǎn)生的熱量便越多，給處理器散熱的壓力也就越大。在45nm、32nm、22nm的工藝進(jìn)化過程中，每次進(jìn)化C值都會(huì)提高1.4倍左右，因此，假設(shè)每次進(jìn)化，同樣芯片面積上的核心數(shù)加倍，而其他部分不變的話，耗電量就會(huì)每次進(jìn)化增加1.4倍。對(duì)于高性能處理器，耗電量帶來(lái)的熱能限制了時(shí)鐘頻率的提高，對(duì)于移動(dòng)設(shè)備而言，電池技術(shù)在沒有技術(shù)突破的現(xiàn)有條件下，耗電量較大顯然不是一個(gè)好消息。

　　當(dāng)工藝不斷進(jìn)化，還有一個(gè)客觀事實(shí)不可以忽略，由縮放定律表明，C和F（頻率）增加必然導(dǎo)致V的降低，這才能抑制耗電量的上升。剛才我們談到CMOS數(shù)字電路在靜止?fàn)顟B(tài)下不會(huì)消耗電能，而其實(shí)實(shí)際上即使在截止條件下，三極管也會(huì)有極其微弱的漏電流，從而緩慢的消耗電能。電源電壓減去閾值電壓小于一定程度時(shí)，這時(shí)候的漏電流已經(jīng)無(wú)法忽視了。那我們就心生疑問了，這可怎么辦？難道之前提出的那個(gè)問題，摩爾定律還會(huì)延續(xù)他的神奇嗎？帶著問題，我們繼續(xù)往下看。

　　2.2 沙子的逆襲

　　上面一節(jié)都是關(guān)于工藝的前期準(zhǔn)備知識(shí)，應(yīng)該能初步了解計(jì)算機(jī)通過很多的晶體管構(gòu)成的集成電路來(lái)完成工作的過程，也就是模擬電路器件構(gòu)成數(shù)字電路，來(lái)完成預(yù)定的任務(wù)的過程。上一節(jié)都是對(duì)于模擬電路中科學(xué)家駕馭電子過程的介紹，下面我們具體到一塊CPU，看看不同的工藝，對(duì)CPU的性能究竟有什么影響。

　　2.2.1 做個(gè)CPU吧

　　如果問及CPU的原料是什么，大家都會(huì)輕而易舉的給出答案—是硅。這是不假，但硅又來(lái)自哪里呢？其實(shí)就是那些最不起眼的沙子。難以想象吧，價(jià)格昂貴，結(jié)構(gòu)復(fù)雜，功能強(qiáng)大，充滿著神秘感的CPU竟然來(lái)自那根本一文不值的沙子。當(dāng)然這中間必然要經(jīng)歷一個(gè)復(fù)雜的制造過程才行。不過不是隨便抓一把沙子就可以做原料的，一定要精挑細(xì)選，從中提取出最最純凈的硅原料才行。試想一下，如果用那最最廉價(jià)而又儲(chǔ)量充足的原料做成CPU，那么成品的質(zhì)量會(huì)怎樣，你還能用上像現(xiàn)在這樣高性能的處理器嗎？接下來(lái)的工序簡(jiǎn)單帶過：對(duì)硅化學(xué)提純、整形、溶化硅原料，然后將液態(tài)硅注入大型高溫石英容器。為了達(dá)到高性能處理器的要求，整塊硅原料必須高度純凈，及單晶硅。然后從高溫容器中采用旋轉(zhuǎn)拉伸的方式將硅原料取出，此時(shí)一個(gè)圓柱體的硅錠就產(chǎn)生了。

　　intel工廠的晶圓

　　下一個(gè)步驟就是將這個(gè)圓柱體硅錠切片，切片越薄，用料越省，自然可以生產(chǎn)的處理器芯片就更多。切片還要鏡面精加工的處理來(lái)確保表面絕對(duì)光滑，之后檢查是否有扭曲或其它問題。這一步的質(zhì)量檢驗(yàn)尤為重要，它直接決定了成品CPU的質(zhì)量。新的切片中要摻入一些物質(zhì)而使之成為真正的半導(dǎo)體材料，而后在其上刻劃代表著各種邏輯功能的晶體管電路。準(zhǔn)備工作的最后一道工序是在二氧化硅層上覆蓋一個(gè)感光層。

　　2010年最先進(jìn)的半導(dǎo)體最小尺寸到了22nm，要形成如此細(xì)微的線路，只能利用ArF（氟化氬）紫外線激光像銀鹽照相那樣再硅晶圓上進(jìn)行刻制。ArF激光的波長(zhǎng)位193nm，其半波長(zhǎng)96.5nm就相當(dāng)于筆尖。要用它刻出22nm的線路，就像用1mm的自動(dòng)鉛筆繪制0.3的線一樣，幾乎是不可能的事。現(xiàn)在通過在鏡頭和硅晶圓之間充滿春水，將實(shí)際波長(zhǎng)縮短到3/4左右，再加上各種其他技術(shù)，盡管能勉強(qiáng)達(dá)到要求，但已經(jīng)是極限了。

　　不斷的追求工藝進(jìn)步，就能在相同的硅晶圓里面刻出更多的基本電路。

　　2.2.2 什么是CPU的工藝！

　　首先說一下，這一部分我只是粗略的了解，大部分內(nèi)容是源自參考書和知乎，如果想詳細(xì)了解，請(qǐng)查閱相關(guān)教材\參考書！

　　2.2.2.1 什么是CPU的工藝？

　　那么到底什么是工藝呢？我查了不少資料，可以總結(jié)如下：半導(dǎo)體制程指的是制造芯片的工廠在硅晶圓上可以制造出的MOSFET的最小溝道長(zhǎng)度。制程越先進(jìn)（即這個(gè)長(zhǎng)度越小），說明這個(gè)工廠就擁有更先進(jìn)的光刻設(shè)備來(lái)制造這么小的晶體管（晶體管是用光刻在硅晶圓上的）。也就是我們經(jīng)常在前面說到的，長(zhǎng)度越小，可以排布在芯片上的元器件就可以更多，綜合之前我們談到的知識(shí)（縮放定律），縮減元器件之間的距離之后，晶體管之間的電容也會(huì)更低，從而提升它們的開關(guān)頻率。

　　CPU的截面圖

　　當(dāng)然，工藝越先進(jìn)，意味著在硅晶圓可以放下更多的元器件。組件越小，同一片晶圓可切割出來(lái)的芯片就可以更多。即使更小的工藝需要更昂貴的設(shè)備，其投資成本也可以被更多的晶片所抵消。總結(jié)先進(jìn)的工藝優(yōu)點(diǎn)如下：

　　性能提高（切換速度提高即主頻升高）

　　單位晶體管的成本降低

　　耗電量下降

　　這三個(gè)優(yōu)點(diǎn)對(duì)于芯片設(shè)計(jì)生產(chǎn)者和消費(fèi)者來(lái)說，好處是顯而易見的。可是，工藝要進(jìn)步，即便是有摩爾定律的加持，可在最近幾年也是困難重重，因?yàn)殡S著工藝的提高，硅晶圓在光刻蝕的過程中，也漸漸的力不從心，比方說良品率下降這個(gè)最顯著的問題。

　　2.2.2.2 什么是CPU的制程？

　　制程

　　CPU制程指的是MOS管實(shí)際制造結(jié)束時(shí)的柵級(jí)引線寬度，也就是柵級(jí)多晶硅的寬度。

　　當(dāng)然，實(shí)際中源極和漏極會(huì)有少量延伸到柵級(jí)下面，所以源極和漏極的實(shí)際分隔距離小于柵級(jí)寬度。這個(gè)有效分開距離被稱為有效溝道長(zhǎng)度，對(duì)晶體管而言是最重要的參數(shù)。不過這個(gè)參數(shù)很難測(cè)量，所以一般直接用柵級(jí)引線寬度來(lái)比較不同的工藝。因此我們常常以閘極長(zhǎng)度來(lái)代表半導(dǎo)體制程的進(jìn)步程度，這就是所謂的“制程線寬”。閘極長(zhǎng)度會(huì)隨制程技術(shù)的進(jìn)步而變 小，從早期的 0.18μm、0.13μm，進(jìn)步到 90nm、65nm、45nm、22nm，再到目前最新制程 10nm。

　　隨著制程的進(jìn)步，帶來(lái)了非常多的好處，同時(shí)，也會(huì)帶來(lái)很多問題。接下來(lái)就說說i3 i5 與 i7處理器和制程進(jìn)步一些有趣的問題。（背景音樂響起，intel的等~等~等~等~~）

　　2.2.3 i3 i5 與 i7

　　打開京東，到CPU品類里發(fā)現(xiàn)，i3要賣700多，i7要賣2000多，咋差這么些錢呢？同一代的處理器，在工藝和架構(gòu)上都差不多啊，有區(qū)別主要是在核心數(shù)、主頻、緩存大小上，好吧，差了這么多你說忍了，買，畢竟2000多就是壕好好，肯定比那i3高到不知道哪里去了！可是，如果我告訴你，其實(shí)，i3、i5其實(shí)都（曾經(jīng)）是i7的話呢？你會(huì)不會(huì)去炸了intel的老窩呢？好吧，其實(shí)應(yīng)該這么說：i3，i5只是閹割版的i7。

　　未成品的處理器

　　數(shù)字電路設(shè)計(jì)過程并生產(chǎn)之前，是不區(qū)分i7，i5或者i3的，只是光刻蝕的流程是不完美的，有可能某些該連著刻開了，很多該刻開的地方?jīng)]有刻開，導(dǎo)致每一個(gè)小器件體質(zhì)難免有差異比如：第四個(gè)核心不能用；頻率升到3GHz 以后掛掉；比如它在緩存功能上有缺陷（這種缺陷足以導(dǎo)致絕大多數(shù)的CPU癱瘓）等等。這時(shí)候，扔掉太浪費(fèi)！那該怎么版呢？合理的做法就是將“壞區(qū)”隔離起來(lái)，只用其中能用的地方，并鎖定在安全的頻率下工作，屏蔽掉一些緩存容量，降低了性能，當(dāng)然也就降低了產(chǎn)品的售價(jià)。

　　也有一種辦法，就是給處理器增加冗余塊。處理器增加了冗余塊，芯片面積會(huì)變成9/8倍，但整體面積會(huì)降到0.62倍，因此能節(jié)省38%的成本。

　　所以說，700多的i3和2000多的i7其實(shí)是一個(gè)成本……不過，又說明個(gè)問題，體質(zhì)好的人就是比體質(zhì)差的的人要受歡迎?。海?/p>

　　2.3 展望未來(lái)

　　蘋果A7芯片的截面圖

　　1971年的第一片微處理器Intel 4004使用了大約2300個(gè)晶體管，而2010年的微處理器集成了大約幾億甚至十幾億個(gè)晶體管。40年中的VLSI中集成的元件數(shù)目增加了數(shù)十萬(wàn)甚至上百萬(wàn)倍。那以后呢？似乎半導(dǎo)體工藝已經(jīng)進(jìn)入了瓶頸，工藝的發(fā)展還會(huì)在高速公路上向前快速行駛嗎？

　　2.3.1 一個(gè)答案

　　正如摩爾定律預(yù)測(cè)的那樣，芯片工藝在不斷進(jìn)步，同樣尺寸的芯片上塞入了越來(lái)越多的元件，可又受到縮放定律的限制，漏電流再也無(wú)法忽視了，這是由于CMOS的固有物理特性決定了，想要繼續(xù)沿著摩爾定律預(yù)測(cè)向前進(jìn)的話，必須在半導(dǎo)體工藝上有所突破，就像前幾代那樣。那么，現(xiàn)在是什么支撐摩爾定律的呢？其中的一個(gè)答案就是使用FinFET封裝。

　　FinFET的鰭片結(jié)構(gòu)

　　FinFET稱為鰭式場(chǎng)效晶體管（FinField-EffectTransistor;FinFET）是一種新的互補(bǔ)式金氧半導(dǎo)體（CMOS）晶體管。閘長(zhǎng)已可小于25nm。該項(xiàng)技術(shù)的發(fā)明人是加州大學(xué)伯克利分校的胡正明教授。Fin是魚鰭的意思，F(xiàn)inFET命名根據(jù)晶體管的形狀與魚鰭的相似性。FinFET的架構(gòu)中，閘門成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。這種設(shè)計(jì)可以大幅改善電路控制并減少漏電流（leakage），也可以大幅縮短晶體管的閘長(zhǎng)。

　　FinFET - 1

　　FinFET - 2

　　FinFET - 3

　　FinFET - 4

　　FinFET實(shí)際上就是當(dāng)時(shí)英特爾大力宣傳的“3D晶體管”，從技術(shù)角度來(lái)看，F(xiàn)inFET將原本扁平、薄而不可靠的漏極和源極之間的連接“豎立”起來(lái)，在另一個(gè)維度上變相增加了厚度（或者面積），使得晶體管在繼續(xù)縮小后還能夠有比較好的性能表現(xiàn)。在使用了FinFET后，原本比較令人煩惱的漏電電流得到了有效控制，同時(shí)還帶來(lái)了很多優(yōu)秀特性，比如使用更低電壓即可驅(qū)動(dòng)、晶體管可承受電流上限也更高等。

　　采用FinFET封裝的目前可以繼續(xù)讓摩爾定律成功的預(yù)測(cè)下去，并且以后還有更多的辦法，但是不得不承認(rèn)的是，現(xiàn)在工藝的提升已經(jīng)沒有之前那樣的飛速了。

　　未來(lái)的摩爾定律

　　2.3.2 Tick-Tock

　　在上一篇我們談到了Intel公司著名的「Tick-Tock」戰(zhàn)略，也就是分別在奇數(shù)年和偶數(shù)年來(lái)更新架構(gòu)和工藝。Intel大概是在十年前提出的，依靠這個(gè)已經(jīng)領(lǐng)先競(jìng)爭(zhēng)對(duì)手好幾代，不過現(xiàn)在，最近在公司文檔中廢止了“Tick-Tock”的芯片發(fā)展周期，從下一代10納米制程CPU開始，英特爾會(huì)采用“制程-架構(gòu)-優(yōu)化”（PAO）的三步走戰(zhàn)略。

　　在發(fā)展到14nm制程時(shí)，Intel已經(jīng)“力不從心”，最新一代架構(gòu)Skylake的發(fā)布時(shí)間比預(yù)料晚半年。當(dāng)進(jìn)入10nm制程后，原本的芯片周期已經(jīng)無(wú)法適應(yīng)每年發(fā)布一代CPU，Intel必須延長(zhǎng)每一代制程的生命周期，也就是說每一代制程將沿用3年，共發(fā)布3代CPU。10nm制程還將面臨芯片制造的難題，因?yàn)?0nm僅僅相當(dāng)于20個(gè)硅原子寬度。Intel在文檔中表示，優(yōu)化芯片制程和架構(gòu)將維持每年發(fā)布一代CPU的市場(chǎng)需求。

　　不知道Intel到底是因?yàn)楦?jìng)爭(zhēng)對(duì)手不給力（AMD：我還會(huì)做PPT?。?，還是戰(zhàn)略有意為之，還是真的在工藝制程上出現(xiàn)了瓶頸，作為科技愛好者或者是消費(fèi)者，也可以隱約的感到，相較于架構(gòu)，工藝的「軍備競(jìng)賽」已經(jīng)逐漸降溫了。

　　2.4 談?wù)勂渌?/p>

　　2.4.1 臺(tái)積電（TSMC）

　　TSMC

　　臺(tái)灣集成電路制造公司（TSMC，Taiwan Semiconductor Manufacturing Company），是臺(tái)灣一家半導(dǎo)體制造公司，成立于1987年，是全球第一家、以及最大的專業(yè)集成電路制造服務(wù)（晶圓代工）企業(yè)。寶島灣灣在20世紀(jì)80年代末期，由于傳統(tǒng)工業(yè)收到了嚴(yán)重的局限，在當(dāng)時(shí)臺(tái)灣地區(qū)領(lǐng)導(dǎo)人蔣經(jīng)國(guó)的指示下，臺(tái)灣要大力發(fā)展半導(dǎo)體工業(yè)，此時(shí)，TSMC就應(yīng)運(yùn)而生了。

　　之前我們介紹了，很多芯片廠商通過對(duì)架構(gòu)的改進(jìn)，繪制與設(shè)計(jì)集成電路，而生產(chǎn)，需要交付給有能力生產(chǎn)的廠家去。臺(tái)積電專門性的對(duì)芯片設(shè)計(jì)顧客提供最佳生產(chǎn)制造服務(wù)，因?yàn)樽约簺]有產(chǎn)品，對(duì)所有顧客都沒有直接利益沖突。臺(tái)積電不需要設(shè)計(jì)市場(chǎng)上瞬息萬(wàn)變的芯片產(chǎn)品，只要把精力集中在提供最先進(jìn)的制造技術(shù)與服務(wù)上，以靜制動(dòng)。打個(gè)比方，芯片設(shè)計(jì)者就像是書的作者，內(nèi)容及表達(dá)技巧才是一本書的精華。而芯片生產(chǎn)商就是書籍印刷廠，只有將書稿發(fā)給印刷廠來(lái)印制，才能將想表達(dá)的東西實(shí)現(xiàn)。

　　隨著摩爾定律的演變，晶體管越變?cè)叫。杈A則越來(lái)越大，每一片硅晶圓上可容納更多芯片，因?yàn)榭山档兔科酒某杀?。但是，掌握這個(gè)技術(shù)的公司并不多，我們現(xiàn)在了解的只有臺(tái)積電、三星、Intel等等，因?yàn)檫@個(gè)行業(yè)的前期投資非常大，只有良性循環(huán)的企業(yè)才能生存下來(lái)。

　　所以之前有人提出，世界上其實(shí)只需要3家芯片廠和他們的產(chǎn)品就夠了：英特爾的微處理器、韓國(guó)三星的DRAM內(nèi)存、以及臺(tái)積電的晶圓代工，來(lái)生產(chǎn)所有其他公司的設(shè)計(jì)。

　　2.4.2 蘋果6s的處理器

　　在蘋果6s發(fā)布會(huì)后，果粉和科技人士都高潮了，不僅是因?yàn)橛挚沙渲敌叛隽?，而是因?yàn)?s并沒有和6長(zhǎng)的沒什么不同！開玩笑的。

　　在蘋果6s上搭配了最新的A9處理器，當(dāng)時(shí)科技新聞標(biāo)題如下：「iPhone 6S A9處理器稱霸全球！安卓集體崩潰」、「號(hào)稱秒80%桌面PC：蘋果A9系列達(dá)到桌面級(jí)」、「主流手機(jī)CPU跑分對(duì)比：蘋果A9單核默默全秒殺」?？雌饋?lái)一切悲壯，除了高通驍龍810不給力以外，只能贊嘆蘋果在處理器設(shè)計(jì)上的登峰造極了。

　　不過當(dāng)6s發(fā)售，消費(fèi)者紛紛拿到最新的6s手機(jī)時(shí)，一個(gè)爭(zhēng)議出現(xiàn)了，好像分了兩個(gè)廠家代工6s啊，分別是三星和臺(tái)積電，按道理說制程差不多、架構(gòu)一樣，好像在實(shí)際表現(xiàn)上差了很多呢？下面一起來(lái)看看。

　　「A9臺(tái)積電完爆三星！iPhone 6S現(xiàn)大范圍退貨潮」，這是當(dāng)時(shí)的標(biāo)題，問題出在哪？

　　iPhone 6S A9處理器上有兩個(gè)版本，一個(gè)是出自臺(tái)積電，而另外一個(gè)是三星，前者基于16nm制程，而后者則是14nm制程，由于工藝上的不同，導(dǎo)致它們性能、續(xù)航上有了不同。

　　A9處理器的不同，讓iPhone 6S的表現(xiàn)也不一樣，如果性能上的差距還能忍受的話，那么續(xù)航上的不同，則是用戶最難受的，畢竟這是硬傷。

　　不少國(guó)外網(wǎng)友紛紛在Reddit上曬出的自己的實(shí)測(cè)成績(jī)，即同樣設(shè)置、使用情況下，搭載臺(tái)積電A9的iPhone 6S續(xù)航要比三星A9長(zhǎng)近兩個(gè)小時(shí)。

　　A9 - 2

　　A9 - 2

　　2.4.3 安迪-比爾定律

　　安迪是原英特爾公司 CEO 安迪·格魯夫（Andy Grove），比爾就是微軟的創(chuàng)始人比爾·蓋茨。在過去的二十年里，英特爾處理器的速度每十八個(gè)月翻一番，計(jì)算機(jī)內(nèi)存和硬盤的容量以更快的速度在增長(zhǎng)。但是，微軟的操作系統(tǒng)等應(yīng)用軟件越來(lái)越慢，也越做越大。所以，現(xiàn)在的計(jì)算機(jī)雖然比十年前快了一百倍，運(yùn)行軟件感覺上還是和以前差不多。而且，過去整個(gè)視窗操作系統(tǒng)不過十幾兆大小，現(xiàn)在要幾千兆，應(yīng)用軟件也是如此。雖然新的軟件功能比以前的版本強(qiáng)了一些，但是，增加的功能絕對(duì)不是和它的大小成比例的。因此，一臺(tái)十年前的計(jì)算機(jī)能裝多少應(yīng)用程序，現(xiàn)在的也不過裝這么多，雖然硬盤的容量增加了一千倍。更糟糕的是，用戶發(fā)現(xiàn)，如果不更新計(jì)算機(jī)，現(xiàn)在很多新的軟件就用不了，連上網(wǎng)也是個(gè)問題。而十年前買得起的車卻照樣可以跑。安迪-比爾定理，即比爾要拿走安迪所給的。

　　What Andy gives， Bill takes away.

　　我想大家肯定也有這樣的感覺，電腦越用越慢、手機(jī)越用越卡。這就是這定律最真實(shí)的體現(xiàn)咯。

　　1997年安迪·格魯夫成為當(dāng)年的時(shí)代人物

　　2016年3月21日，安迪·格魯夫離我們而去了，R.I.P.

　　2.4.4 量子力學(xué)

　　不懂量子力學(xué)，只是引用一位網(wǎng)友的回復(fù)，拋磚引玉。

　　單原子大小工藝？小編無(wú)知就不要瞎說。聽說過量子力學(xué)嗎？知道隧道效應(yīng)嗎？幾納米下隧道效應(yīng)已經(jīng)夠明顯了，這種情況下，“1”有很大的概率變成“0”，晶體管就變得不穩(wěn)定。這就是現(xiàn)在摩爾定律失靈的原因。以前18個(gè)月集成度翻一翻，現(xiàn)在呢？

　　2.5 后記

　　寫作的感覺只有一個(gè)就是，累。不斷的查資料，并且還要綜合、總結(jié)。蹲坑的時(shí)候在反復(fù)看，下課的時(shí)候在反復(fù)看，有時(shí)候有了靈感抓緊寫下來(lái)，還要不斷修改、不斷刪改，說來(lái)也搞笑，居然做夢(mèng)也在寫寫寫。

　　不過終于寫完了，覺得好輕松。在Deadline之前完成了，當(dāng)作給自己的生日禮物吧！

　　當(dāng)然，寫的肯定還是漏洞百出，希望大家可以多多給予批評(píng)和意見！謝謝大家！

　　2.6 一些感想

　　計(jì)算機(jī)發(fā)展的如此快，最重要的就是芯片發(fā)展的速度遠(yuǎn)遠(yuǎn)的超過了其他方面的發(fā)展速度。而芯片之所以可以發(fā)展的這么快，硅谷發(fā)揮的作用功不可沒。不管是因?yàn)槊绹?guó)政府或者是軍方在這方面肯投資，更多的是美國(guó)給科學(xué)家創(chuàng)造了一個(gè)優(yōu)良的環(huán)境，讓他們可以專心于自己的工作，如前文所說，發(fā)展的速度快也就是順理成章了?；A(chǔ)物理、材料物理、材料科學(xué)、半導(dǎo)體科學(xué)等等等，需要社會(huì)有一個(gè)好的大環(huán)境來(lái)讓這些方面的科學(xué)家沉下心來(lái)專心于自己的研究方向，有時(shí)候我也在想，我們的貝爾實(shí)驗(yàn)室會(huì)出現(xiàn)在哪里呢？我們的硅谷出現(xiàn)在哪里呢？又是一個(gè)問題，希望十年后、二十年后我可以再來(lái)寫一篇blog，給出一個(gè)答案。